哈哈123

9 0 2017-06-27

1234567890

<p>点击输入文字</p><p>01</p><p>03</p><p>点击输入文字</p><p>报告人:王钰<br />2017.06.27</p><p>Polar code译码器<br /> 结构设计</p><p>02</p><p>04</p><p>05</p><p>SC(Successive Cancellation decoder)串行消除译码<br /></p><p>SC译码算法计算步骤</p><p>对应结构</p><p>核心计算</p><p>f运算</p><p>g运算</p><p>化简</p><p>LLR计算</p><p>进一步化简</p><p>组织结构</p><p>逻辑实现结构</p><p>初步实现结果</p><p>关于信道数据输入位序</p><p>添加位反转和预处理模块</p><p>位反转结构</p><p>预处理结构</p><p>LLR数据组成</p><p>正数</p><p>负数</p><p>0 001010</p><p>1 000110</p><p>符号位</p><p>绝对值</p><p>计算结构</p><p>控制g运算的部分和网络</p><p>部分和的生成</p><p>译码流程及控制结构</p><p>译码流程</p><p> 深度优先<br />的二叉树访问</p><p>实现结构</p><p>给出f/g控制信号和阶段使能信号</p><p>部分和网络结构的设计<br />(PSN, Partail Sum Net)</p><p>半并行结构设计</p><p>Semi-Parallel Decoder</p><p>结构方案1:多级编码结构 </p><p>结构方案2:移位寄存器结构 </p><p>结构方案3:寄存器结构</p><p>Line型译码结构</p><p>可扩展的半并行结构</p><p>半并行的部分和网络</p><p>2-bit计算单元设计</p><p>2-bit部分和网络设计</p><p>2-bit译码结构设计</p><p>数据使用率及存储面积分析</p><p>F运算分析</p><p>压缩译码结构设计</p><p>Compressive Decoder</p><p>Thanks again!</p><p>MATLAB程序验证</p><p>译码流程及整体结构设计</p><p>堆栈结构设计</p><p>基本译码结构</p><p>PSN生成网络</p><p>输出值</p><p>编码控制矩阵结构</p><p>移位寄存器结构</p><p>矩阵特点</p><p>基本型</p><p>改进型</p><p>进一步改进:压缩控制生成矩阵的面积</p><p>压缩思路</p><p>目的:减少计算单元个数,提高计算单元的利用率,但存储单元不能减少</p><p>激活的数据单元及数据依赖</p><p>计算处理流程</p><p>整体连接结构</p><p>整体结构</p><p>改进</p><p>改进后的半并行部分和网络</p><p>整体组织结构</p><p>扩展部分的连接关系</p><p>计算单元的数据供应问题</p><p>将计算与判决相合并</p><p>整体连接关系</p><p>结构缺陷:随着译码长度的变长,所需的部分和个数增多,不同PE单元所需部分和的延时不同,且部分和的输出选取网络复杂</p><p>结构方案4:改进的寄存器结构</p><p>优缺点:PE没有固定的部分和信息来源,需要一个路由网络将PE所需的Usum送到位,优点是部分和的生成内有延时支持2-bit译码,可扩展性好</p><p>译码流程与所需部分和关系</p><p>计算组织结构的变化</p><p>tree型</p><p>line型</p><p>N-1</p><p>N/2</p><p>P</p><p></p>